PAT-NO: JP02001077305A

DOCUMENT-IDENTIFIER: JP 2001077305 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: March 23, 2001

INVENTOR - INFORMATION:

NAME COUNTRY
IKEHASHI, TAMIO N/A
IMAMIYA, KENICHI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY
TOSHIBA CORP N/A

APPL-NO: JP11246576

APPL-DATE: August 31, 1999

INT-CL (IPC): H01L027/04, H01L021/822

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain an effective countermeasure against ESD(electrostatic discharge) for a semiconductor device having a diffusion layer structure in which an impurity is diffused at a high concentration in a diffusion layer in which the impurity is diffused at a low concentration.

SOLUTION: In diffusion layers respectively constituting a collector region 4, an emitter region 4, and a base region 5, two or more

rows of high-

concentration diffusion layers (9, 10, and 11) are formed in the transversal

directions of the diffusion layers. In these diffusion

layers (9, 10, and 11), contacts 12, 13, and 14 are formed, respectively. When breakdown occurs in the diffusion layers (9, 10, and 11), the heat generated from the broken down portion is diffused to the contacts 12, 13, 14 and radiated from the contacts 12, 13, and 14.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 許出顧公閱番号 特開2001-77305 (P2001-77305A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.⁷

識別記号

ΡI

テーマコート*(参考)

H01L 27/04

21/822

H01L 27/04

H 5F038

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出顧番号

特顧平11-246576

(22)出顧日

平成11年8月31日(1999.8.31)

(71)出題人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(72)発明者 池橋 民雄

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内

(72)発明者 今宮 賢一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

ター内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 不純物濃度の薄い拡散層に濃度が濃い不純物が拡散された拡散層構造を有する半導体装置において、 有効なESD対策が困難であった。

【解決手段】 コレクタ領域3、エミッタ領域4、ベース領域5を構成する拡散層には、拡散層の短手方向に2列以上の高濃度の拡散層9、10、11が形成されている。これら拡散層9、10、11にはそれぞれコンタクト12、13、14が形成されている。拡散層9、10、11において、ブレークダウンが起き、この部分において発生した熱は各コンタクト12、13、14に分散して放熱される。



1

【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記半導体基板内に形成されたほぼ矩形状の第2導電型 の第1、第2の拡散層と、

前記第1の拡散層の長手方向に複数形成され、短手方向 に2列以上形成された前記第1の拡散層より不純物濃度 が高い第2導電型の第3の拡散層と、

前記第2の拡散層の長手方向に複数形成され、短手方向 に2列以上形成された前記第2の拡散層より不純物濃度 が高い第2導電型の第4の拡散層と、

前記第3、第4の拡散層にそれぞれ接続された複数のコンタクトとを具備することを特徴とする半導体装置。

【請求項2】 前記第3、第4の拡散層、及びこれら第3、第4の拡散層に接続されるコンタクトは、前記第1、第2の拡散層の短手方向に3列以上形成されることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第1、第2の拡散層の短手方向端部 に位置する前記コンタクトと前記第1、第2の拡散層の 短手方向端部との相互間隔は、前記コンタクトの相互間 隔の2倍以下であることを特徴とする請求項1記載の半 20 導体装置。

【請求項4】 前記第1、第2の拡散層の各短手方向に配置される前記コンタクトの列数をk(kは2以上の整数)、前記第1、第2の拡散層の各短手方向一端部から他端部間に配置された前記コンタクトの配置領域の幅W1と、前記第1、第2の拡散層の各短手方向の幅W2との比W1/W2=Xが

 $(2k-1)/(2k+3) \le X < 1$

を満足することを特徴とする請求項1記載の半導体装置。

【請求項5】 前記第1、第2の拡散層の各短手方向に配置される前記コンタクトの列数をk(kは2以上の整数)、前記第1、第2の拡散層の各短手方向一端部から他端部間に配置された前記コンタクトの配置領域の幅W1と、前記第1、第2の拡散層の各短手方向の幅W2との比W1/W2=Xが

(2k-1)/(2k+3)≤X≤(2k-1)/2k を満足することを特徴とする請求項1記載の半導体装 置

【請求項6】 前記第3、第4の拡散層は前記第1、第 40 2の拡散層の下部から突出していることを特徴とする請求項1乃至5のいずれかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば半導体チップを静電気放電(ESD: Electro Static Discharge)による破壊から保護する半導体装置に関する。

* [0002]

【従来の技術】一般に、静電気放電(ESD)は半導体 チップを人間もしくは機械が運搬する場合などに生じ、 数百V乃至数千Vの電圧が極短時間の間にチップの2端 子間に印加される。このため、半導体チップをこの静電 気放電による破壊から保護するため、チップ内にはES D保護素子が設けられている。

【0003】図4乃至図6は、ESD保護素子の例を示すものであり、同一部分には同一符号を付している。図 4はESD保護素子としてダイオードを用いた場合を示している。入力パッド100は例えば入力バッファ回路 101を介して図示せぬ内部回路に接続されている。入力パッド100と電源端子102の相互間にはダイオード103が接続され、入力パッド100と接地端子105の相互間にはダイオード104が接続されている。図 5は、ESD保護素子としてダイオード接続されたバイボーラトランジスタ106、107を用いた場合を示し、図6はESD保護素子としてダイオード接続された MOSトランジスタ108、109を用いた場合を示している。

【0004】ESD保護素子の動作は、図4乃至図6に 示す回路とも同一であるため、図4を用いて説明する。 半導体チップの電源端子102及び接地端子105は、 例えば運搬中、電源が供給されていないためフローティ ング状態となっている。このため、入力パッド100と 電源端子102の相互間で放電が生じる際、入力パッド 100の電位が電源端子102の電位より高い場合と、 その逆に、電源端子10の電位が入力パッド100の電位より高い場合とがある。入力パッド100の方が電源 30 端子102よりも電位が高い場合、ダイオード103に フォワード電流が流れる。また、入力パッド100より も電源端子102の方が電位が高い場合、ダイオード1 03がブレークダウンし、電源端子102から入力パッ ド100側に電流が流れる。

【0005】同様に、入力パッド100と接地端子105の相互間に放電が生じた場合、入力パッド100と接地端子105の電位の大小関係に応じてダイオード104がフォワード電流を流すかブレークダウンすることにより内部回路を保護する。

【0006】また、半導体チップが通常動作状態とされている場合、すなわち、入力パッド100の電位VPADが次式(A)を満足する場合、入力パッド100と電源端子102間、及び入力パッド100と接地端子105間に接続されたESD保護素子はオフ状態となり、半導体チップの動作に影響を与えない。

[0007]

Vss≦VPAD≦Vcc (Vcc:電源電圧、Vss:接地電圧)

··· (A)

図7、図8は、バイボーラトランジスタからなるESD※50%保護素子の平面図、及び断面図を示し、図9、図10は

MOSトランジスタからなるESD保護素子の平面図、 及び断面図を示している。図7、図8において、n型半 導体基板110にはp型ウェル領域110aが形成され ている。このウェル領域110aには不純物拡散層から なるコレクタ領域111、エミッタ領域112、ベース 領域113が形成され、これらコレクタ領域111、エ ミッタ領域112、ベース領域113は例えばSTI (Shallow Trench Isolation) 114により分離されて いる。コレクタ領域111、エミッタ領域112、ベー ス領域113には、それぞれ例えばアルミニウムやタン 10 グステンからなる複数のコンタクト115、116、1 17が形成されている。

【0008】図9、図10において、n型半導体基板1 20にはp型ウェル領域120aが形成されている。こ のウェル領域120aにはMOSトランジスタが形成さ れている。 すなわち、ウェル領域120aにはn型不純 物拡散層からなるソース領域121、及びドレイン領域 122が形成され、これらドレイン領域121、ソース 領域122の相互間に位置するチャネル領域の上方に は、図示せぬゲート絶縁膜を介してゲート電極123が 20 形成されている。前記ドレイン領域121、ソース領域 122には、それぞれ例えばアルミニウムやタングステ ンからなる複数のコンタクト124、125が形成され ている。前記ウェル領域120aには、STI126に より前記MOSトランジスタから分離されたp型拡散層 からなるコンタクト領域127が形成され、このコンタ クト領域127には複数のコンタクト128が形成され ~ている。

[0009]

【発明が解決しようとする課題】ところで、図7乃至図 30 10に示すESD保護素子では、コレクタ領域1111、 ソース領域112、ベース領域113を構成する拡散 層、及びソース領域121、ドレイン領域122、コン タクト領域127を構成する拡散層の端部と各拡散層に 形成されるコンタクト115,116,117,12 5,124,128の相互距離DS (各拡散層の電流経 路となる距離)をできるだけ長くしていた。この理由は 次の二つである。

【0010】(1) ESDが発生した場合、ブレークダ ウンは拡散層の端部で生じ易い。例えば図7、図8の場 40 合、コレクタ領域1112STI114の境界部Aにお いてブレークダウンが生じ易く、この境界部Aにおいて 熱が発生する。前記相互距離DSが短い場合、発生した 熱がコンタクト115乃至117に伝導し、コンタクト 115乃至117にダメージを与えてしまうため、相互 間距離DSを長くしていた。

【0011】(2)相互距離DSが短い場合、コンタク トと拡散層の端部との間を流れる電流に不均一が生じ る。すなわち、電流は抵抗が最小の経路(最短距離)を 通って流れようとするため、相互距離DSが短い部分に 50 第2の拡散層の長手方向に複数形成され、短手方向に2

電流が集中し、この部分の拡散層が破壊されてしまう。 したがって、コンタクトと拡散層の端部間にほぼ一様に 電流が流れるようにし、拡散層の破壊を抑えるため、相 互間距離DSを長くしていた。

【0012】最適な相互距離DSの長さはプロセスによ り異なるが、0.25μmプロセスにおいては、およそ 3~4 µm程度である。この値は加工上の理由から定ま るコンタクトと拡散層の距離の最小値(設計ルール値) のおよそ10倍である。

【0013】尚、これは入力パッドと接続される拡散層 についてであり、電源端子と接続される拡散層のコンタ クトと拡散層端部間の距離を長くすることは、保護素子 の耐性向上に寄与しないことが知られている (C.Duvvur y, R. Rountree, D. Baglee, A. Hyslop, L. White, "ES D Design Considerations for ULSI", EOS/ESD Symp. P roc., p45, 1985).

【0014】ところで、半導体素子の微細化に伴い、ス

ケーリング則に従って拡散層の厚さは薄くなる傾向にあ る。一方、アルミニウム、タングステン等の金属により 形成されたコンタクトと拡散層の接触部においては、コ ンタクト抵抗の線形性(オーミック)を保障し、かつコ ンタクト抵抗自体を下げるため、コンタクトの開口部か ら拡散層と同一極性のイオンを再拡散させている。 【0015】すなわち、図11に示すように、例えばN チャネルMOSトランジスタの拡散層131において、 コンタクト132の直下には、拡散層131から不純物 濃度の濃いn+層133が突出して形成されている。こ のため、ブレークダウンはコンタクト直下のn+層13 3において起こる。このような形状の拡散層を有する半 導体装置において、図7乃至図10に示すような、拡散 層の端部とコンタクトの相互間距離DSが長いESD保 護素子は有効ではない。なぜなら、コンタクトの直下で ブレークダウンが起こり、この部分に熱が発生するた め、相互間距離DSを長くする意義がないからである。 この現象はNチャネルMOSトランジスタに限られるも のではなく、PチャネルMOSトランジスタやバイポー

【0016】本発明は、上記課題を解決するためになさ れたものであり、その目的とするところは、不純物濃度 の薄い拡散層に濃度が濃い不純物が拡散された拡散層構 造を有する半導体装置において、ESDに対して有効に 機能する半導体装置を提供しようとするものである。 [0017]

ラトランジスタの場合も同様である。

【課題を解決するための手段】本発明は、上記課題を解 決するため、第1導電型の半導体基板と、前記半導体基 板内に形成されたほぼ矩形状の第2導電型の第1、第2 の拡散層と、前記第1の拡散層の長手方向に複数形成さ れ、短手方向に2列以上形成された前記第1の拡散層よ り不純物濃度が高い第2導電型の第3の拡散層と、前記 列以上形成された前記第2の拡散層より不純物濃度が高 い第2導電型の第4の拡散層と、前記第3、第4の拡散 層にそれぞれ接続された複数のコンタクトとを具備して いる。

【0018】前記第3、第4の拡散層、及びこれら第 3、第4の拡散層に接続されるコンタクトは、前記第 1、第2の拡散層の短手方向に3列以上形成されてい

【0019】前記第1、第2の拡散層の短手方向端部に 位置する前記コンタクトと前記第1、第2の拡散層の短 10 されるものではなく、この部分でブレークダウンが発生 手方向端部との相互間隔は、前記コンタクトの相互間隔 の2倍以下である。

【0020】前記第1、第2の拡散層の各短手方向に配 置される前記コンタクトの列数をk(kは2以上の整 数)、前記第1、第2の拡散層の各短手方向一端部から 他端部間に配置された前記コンタクトの配置領域の幅W 1と、前記第1、第2の拡散層の各短手方向の幅W2と の比W1/W2=Xが

 $(2k-1)/(2k+3) \leq X < 1$ を満足することを特徴とする。

【0021】前記第1、第2の拡散層の各短手方向に配 置される前記コンタクトの列数をk(kは2以上の整 数)、前記第1、第2の拡散層の各短手方向一端部から 他端部間に配置された前記コンタクトの配置領域の幅W 1と、前記第1、第2の拡散層の各短手方向の幅₩2と の比W1/W2=Xが

 $(2k-1)/(2k+3) \le X \le (2k-1)/2k$ "を満足することを特徴とする。

【0022】前記第3、第4の拡散層は前記第1、第2 の拡散層の下部から突出している。

[0023]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して説明する。

【0024】図1、図2は、本発明の第1の実施例を示 すものであり、この発明をバイポーラトランジスタに適 用した場合を示している。

図2に示すn型半導体基板1 にはp型ウェル領域1aが形成されている。このウェル 領域1aにはn型の不純物、例えばリンがイオン注入さ れ、不純物拡散層としてのほぼ矩形状のコレクタ領域 3、エミッタ領域4、ベース領域5が形成される。これ 40 らコレクタ領域3、エミッタ領域4、ベース領域5は例 えばSTI (Shallow Trench Isolation) 6により分離 されている。前記基板1上には絶縁膜7が形成され、こ の絶縁膜7には前記コレクタ領域3、エミッタ領域4、 ベース領域5にそれぞれ対応して複数の開口8が形成さ れる。これら開口8を介して前記コレクタ領域3、エミ ッタ領域4、ベース領域5のそれぞれに、これらより不 純物濃度が高いn型の不純物、例えばヒ素がイオン注入 される。この後、アニール処理により注入された不純物 が拡散される。この結果、コレクタ領域3、エミッタ領 50 成している。本発明のESD保護素子の場合、この周辺

域4、ペース領域5のそれぞれには、コレクタ領域3、 エミッタ領域4、ベース領域5の下面から一部が突出し た複数の高濃度拡散層9、10、11がそれぞれ形成さ れる。コレクタ領域3、エミッタ領域4、ベース領域5 としての拡散層を形成するリンの濃度は、ピーク値で例 えば1×10²⁰ c m⁻³であり、高濃度拡散層9、10、 11を構成するヒ素の濃度は、ピーク値で例えば1×1 0²¹ c m⁻³とされている。この高濃度拡散層9、10、 11を構成する不純物の種類及び濃度は、上記例に限定 する条件を設定できればよい。

【0025】この後、各開口部8内に、前記高濃度拡散 層9、10、11に接続される例えばアルミニウムやタ ングステンからなる複数のコンタクト12、13、14 が形成される。これらコンタクト12、13、14は、 コレクタ領域3、エミッタ領域4、ベース領域5の各長 手部に平行して複数個配列され、このコンタクト列CA が短手方向に2列以上配列されている。 前記コレクタ領 域3は外部接続パッドとしての例えば入力パッドに接続 20 され、エミッタ領域4及びベース領域5は電源端子又は 接地端子に接続される。

【0026】次に、上記コンタクト12、13、14の 配置についてさらに説明する。静電気放電時に半導体素 子が破壊に至るのは、ブレークダウン時に拡散層上で発 生した熱の最高温度がシリコンの融解温度に達した場合 と考えられている。このため、局所的にも発生した熱の 最高温度がシリコンの融解温度に達しないことが必要で ある。前述したように、ブレークダウン時には入力パッ ドに接続される拡散層で最も多くの熱が発生する。した 30 がって、この実施例の場合、コレクタ領域3において最 も多くの熱が発生する。このため、コレクタ領域3に例 えば3列以上のコンタクト列CAを配置し、局所的な熱 の最高温度がシリコンの融解温度に達しないようにする ことが必要である。

【0027】また、コレクタ領域3の短手方向両側に位 置するコンタクトとコレクタ領域3との相互間距離DS は、例えばOμmより大きく相互間距離DCの2倍以下 とされ、好ましくは相互間距離DCの0.5倍以上、2 倍以下とされる。前記相互間距離DSは、具体的には、 各拡散層の電流の経路となる側の端部からこの端部に隣 接するコンタクトまでの距離であり、コレクタ領域3の 場合、図1に示す距離となる。相互間距離DSは拡散層 の面積を縮小するために短いほうがよいが、前記開口部 8を形成するためのマスク合わせの余裕を考慮した場 合、各コンタクトの相互間距離DCの0.5倍以上、2 倍以下が好ましい。

【0028】また、前記相互間距離DSを別の観点から 規定すると次のようになる。ESD保護素子を構成する トランジスタは、例えば半導体記憶装置の周辺回路を構 20

7

回路を構成するトランジスタの拡散層の境界とコンタク トとの相互間距離DSの設計ルールの最小値の2倍以内 と規定される。具体的には、前記相互間距離DCが例え ばり、3μmである場合、相互間距離DSは例えばり、 $35\mu m$ (<0. $3\times 2\mu m$) に設定される。

【0029】さらに、コンタクト列の短手方向一端部か ら他端部までの配置領域の幅W1と拡散層の短手方向の 幅W2との比W1/W2により規定することもできる. 例えばコンタクト列が2列であり、コンタクトの幅が 0. 3 μm、コンタクトの相互間距離DCが0. 3 μ m、相互間距離DSがO.35μmである場合、W1/ W211.

 $W1/W2 = ((0.3 \times 2) + 0.3)/((0.3)$ $5+0.35)+((0.3\times2)+0.3))=0.$ 9/1.6≒0.56

であり、コンタクト列の短手方向一端部から他端部まで の幅と拡散層の短手方向の幅の比がほぼ0.56と規定

【0030】また、上記と同様の条件でコンタクト列が 3列の場合は、

 $W1/W2 = ((0.3 \times 3) + (0.3 \times 2))/$

 $((0.35+0.35)+((0.3\times3)+(0.*$

 $DS = \{A(2k-1) - XA(2k-1)\}/2X$

=A(2k-1)(1-X)/2X

となる。 【0035】[1]上述したように、相互間距離DSが コンタクトの幅Aの2倍以下、すなわち、0<DS≦2

Aであるとすると、(1)式より

0 < A (2k-1) (1-X)

 $A(2k-1)(1-X) \le 4XA$

(2)式より、A>0、2k-1>0であるため、Xは

X<1 となる。また、(3)式より、Xは

 $A(2k-1)(1-X) \le 4XA$

 $(2k-1)-(2k-1)X \le 4X$

 $2k-1 \le 4X + (2k-1)X$

★【0036】

 $(2k-1)/(2k+3) \leq X$

、となる。したがって、(4)式及び(5)式より、

(6) 式が得られる。

 $(2k-1)/(2k+3) \le X < 1$... (6)

(6) 式より、コンタクトの列数k=2の場合、W1と☆ ☆W2の比Xの範囲は

3/7≤X<1

0.43≦X<1

... (7)

となる。この範囲内に前述したX=0.56が含まれて いる。また、コンタクトの列数k=3の場合、比Xの範◆

5/9≦X<1

0.56≦X<1

... (8)

となる。この範囲内に前述したX≒0.68が含まれて いる。

*し、相互間距離DSがコンタクトの幅Aの1/2以上、 2倍以下、すなわち、A/2≦DS≦2Aであるとする

【0037】[2]一方、マスク合わせの余裕を考慮 *50 と、上記(1)式より

 $*3\times2)$) = 1.5/2.2 \Rightarrow 0.68

となり、コンタクト列の短手方向一端部から他端部まで の幅と拡散層の短手方向の幅の比がほぼり、68と規定

【0031】上記コンタクト列の短手方向一端部から他 端部までの配置領域の幅W1と拡散層の短手方向の幅W 2との比W1/W2を具体的に説明すると次のようにな

【0032】各コンタクトの拡散層の短手方向の幅、及 10 びコンタクトの相互間隔をAとし、コンタクトの列数を k (2以上の整数) とした場合、コンタクト列の短手方 向一端部から他端部までの配置領域の幅W1、及び拡散 層の短手方向の幅W2は次のように表される。

 $[0033]W1=A\times k+(k-1)\times A=2Ak-$ A = A (2k-1)

W2=W1+2DS=A(2k-1)+2DS幅W1、W2の比をXとした場合、Xは次式で表され

 $[0034]X=W1/W2=\{A(2k-1)\}/$ $\{A(2k-1)+2DS\}$

これより、拡散層の境界とコンタクトとの相互間距離D Sを求めると、

... (1)

 $\times 0 < A(2k-1)(1-X)/2X \le 2A$

となり、これを変形すると $0 < A(2k-1)(1-X) \le 4XA$

となる。これより、

... (2)

... (3)

... (4)

... (5)

9

 $A/2 \le A(2k-1)(1-X)/2X \le 2A$ * *となる。これより、

 $AX \leq A(2k-1)(1-X)$

 $A(2k-1)(1-X) \le 4XA$... (10)

*囲は

(9) 式より、Aを消去すると

※となり、これよりXを求めると、 $X \le (2k-1)(1-X)$ *

 $X \leq (2k-1)/2k$

... (11)

... (9)

10

となる。また、(10)式より、Aを消去すると

★となり、これよりXを求めると、

 $(2k-1)(1-X) \le 4X$

 $(2k-1)/(2k+3) \leq X$

... (12)

... (13)

となる。したがって、(11)式及び(12)式より、☆10☆(13)式が得られる。

 $(2k-1)/(2k+3) \le X \le (2k-1)/2k$

(13) 式より、コンタクトの列数k=2の場合、W1◆ ◆とW2の比Xの範囲は

3/7≦X≦3/4

0. 43≦X≦0. 75

... (14)

となる。この範囲内に前述したX≒0.56が含まれて いる。また、コンタクトの列数k=3の場合、比Xの範*

:5/9≤X≤5/6

0.56≦X≦0.83

... (15)

となる。この範囲内に前述したX≒0.68が含まれて いる。

【0038】上記のように、コンタクト列の短手方向一 端部から他端部までの幅W1と拡散層の短手方向の幅W 2との比W1/W2により規定する場合においても、拡 散層の面積を縮小するためにこれらの比が(6)式に示 すように広い範囲のほうがよい。 しかし、 前記開口部8 を形成するためのマスク合わせの余裕を考慮した場合、 (13)式に示す範囲が好ましい。

【0039】上述したコンタクトの配置の関係は、コレ クタ領域3について説明したが、この関係をエミッタ領 素子の性能をさらに向上できる。

【0040】上記第1の実施例によれば、コレクタ領域 3、エミッタ領域4、ベース領域5を構成する拡散層の 全面に複数の高濃度拡散層9、10、11を形成し、こ れら拡散層9、10、11にそれぞれコンタクト12、 13、14を形成している。このため、高濃度拡散層 9、10、11において、ブレークダウンが起き、この 部分において発生した熱が各コンタクト12、13、1 4に分散して放熱される。したがって、局所的な温度上 昇を防止でき、ESD保護素子の破壊を防止できる。

【0041】しかも、ブレークダウンが高濃度拡散層 9、10、11において起きるため、従来のようにコン タクトと拡散層の端部間の電流経路を考慮する必要がな い。したがって、拡散層の端部とコンタクトとの相互間 距離DSを短くすることができ、ESD保護素子を構成 するトランジスタの面積を小さくすることができる。

【0042】さらに、コレクタ領域3、エミッタ領域 4、ベース領域5としての各拡散層上には、発生する熱 量に応じて2列以上のコンタクト12、13、14を設 けている。特に、コレクタ領域3のように、静電気放電※50 ンジスタに本発明を適用した場合につてい説明したが、

※において、ブレークダウンの発生確率が高く、大きな熱 20 が発生する可能性のある箇所に3列以上のコンタクト1 2を設けることにより、発熱箇所及び熱量を分散させる ことができ、最高温度を下げることができる。すなわ ち、静電気放電時に発生する熱量は放電電圧と外部接続 パッドに付加された容量により規定される。この発生す る熱量が図7、図8に示す従来例と同様であると考えた 場合、コンタクト列が従来例のように1列であると、従 来拡散層の両側 (図8のA部) に分散して発生していた 熱がコンタクト列直下に集中して発生する。このため、 この発生した熱を十分にコンタクトにより放出すること |域4、ベース領域5にも適用することによりESD保護 | 30 ができない。また、コンタクト列が2列である場合、各 コンタクト列の直下で発生する熱量は1列の場合の1/ 2となり、これら2列のコンタクトにより発生した熱を ほぼ放出することができる。さらに、コンタクト列が3 列以上の場合、各コンタクト列で発生する熱量が1/3 以下に減少するため、これらコンタクト列により確実に 発生した熱を放出できる。

【0043】また、コレクタ領域3の短手方向両側に位 置するコンタクトとコレクタ領域3の端部との相互間距 離DSは、各コンタクトの相互間距離DCの2倍以下と 40 されている。したがって、従来に比べて、コンタクトを 各拡散層の端部近傍まで配置できるため、コンタクトの 数が増大した場合においても、拡散層の面積の増大を抑 えることが可能であり、半導体装置におけるレイアウト 面積の増大を抑制できる。

【0044】さらに、各コンタクトはアルミニウム又は タングステン等の熱伝導率の良好な金属を用いているた め、コンタクトの数の増大に伴い発生した熱を速やかに 放熱できる利点を有している。

【0045】尚、上記第1の実施例は、バイポーラトラ

これに限定されるものではなく、ダイオードによるESD保護素子、及びMOSトランジスタによるESD保護素子にも同様に適用できる。MOSトランジスタの場合、入力パッドに接続されるドレイン領域に3列以上にコンタクト列が配置される。

【0046】さらに、上記第1の実施例は、入力バッファに接続されるESD保護素子について説明したがこれに限定されるものではない。例えば出力バッファ側のESD保護素子は、入力バッファのように、入力バッファの入力端にESD保護素子を接続する構成ではなく、出10力バッファ自体を例えばMOS型のESD保護素子として機能させる方式がしばしば用いられている。このような場合、出力バッファを構成するMOSトランジスタの拡散層に対して上記構成を適用することにより、第1の実施例と同様の効果を得ることができる。

【0047】図3は、本発明の第2の実施例を示すもの であり、図1、図2と同一部分には同一符号を付し、異 なる部分についてのみ説明する。上記第1の実施例は、 コンタクトが不純物濃度の高い拡散層9に形成されるこ とを前提とした例について説明した。しかし、これとは 20 逆に、意図的にコンタクトが形成される領域にブレーク ダウンが起こる程度に不純物濃度の高い拡散層9を形成 することが考えられる。このような、構成は高いESD 耐性を確保することが困難とされているシリサイド型拡 散層を有する半導体素子に適用すると特に有効である。 【0048】すなわち、図3において、例えばn型の拡 散層3の表面領域には例えばタングステンからなるシリ サイド層21が形成されている。このシリサイド層21 及び前記拡散層3には、複数のコンタクトの開口部8か ら高濃度の例えば n型不純物が導入され、高濃度の拡散 30 層9が形成される。これら高濃度の拡散層9に対応し て、例えばタングステンからなるコンタクト12が形成 される。この実施例にいて、拡散層3とコンタクト12 の配置の関係は、第1の実施例と同様である。 すなわ ち、発熱量の多い拡散層に対して2列以上、好ましくは 3列以上のコンタクトが配置される。また、コンタクト 相互間隔、及び拡散層の短手方向端部に位置するコンタ クトと拡散層の端部との相互間距離の関係も第1の実施

例と同様である。

【0049】上記構成によれば、シリサイド層21及び 前記拡散層3に複数の高濃度の拡散層9を形成し、これ ら拡散層9にコンタクト12を形成している。このた め、シリサイド型拡散層を有する半導体素子に対して高 いESD耐性を確保することができる。

12

【0050】その他、本発明は、上記実施例に限定されるものではなく、発明の要旨を変えない範囲で変形実施可能なことは勿論である。

10 [0051]

【発明の効果】以上詳述したように本発明によれば、不 純物濃度の薄い拡散層に濃度が濃い不純物が拡散された 拡散層構造を有する半導体装置において、ESDに対し て有効に機能する半導体装置を提供できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す平面図。

【図2】図1の2-2線に沿った断面図。

【図3】本発明の第2の実施例を示す断面図。

【図4】従来のESD保護素子の一例を示す平面図。

【図5】従来のESD保護素子の他の例を示す回路図。

【図6】従来のESD保護素子の他の例を示す回路図。

【図7】従来のESD保護素子の一例を示す平面図。

【図8】図7の8-8線に沿った断面図。

【図9】従来のESD保護素子の他の例を示す平面図。

【図10】図9の10-10線に沿った断面図。

【図11】従来のESD保護素子の他の例を示す断面図。

【符号の説明】。

1…半導体基板、

2…ウェル領域、

3…コレクタ領域、

4…エミッタ領域、

5…ベース領域、


9、10、11…高濃度拡散層(n+)、

12、13、14…コンタクト、


21…シリサイド層、


CA…コンタクト列。

【図2】



【図3】





フロントページの続き

F ターム(参考) 5F038 BH04 BH05 BH06 BH07 BH13 BH16 CA02 CA08 CD18 EZ12 EZ13 EZ17 EZ20

~